Se CISC é a sigla que significa Complex Instruction Set Computing, RISC tem por significado Reduced Instruction Set Computing e constituem as arquiteturas dos computadores atuais. Uma técnica é fundamental para o desempenho de máquinas RISC, descrita a seguir:
I. O hardware processa mais de uma instrução de cada vez.
II. O hardware não espera o término de uma instrução para executar outra.
III. Num computador CISC típico, existem basicamente quatro fases para a execução: busca, decodificação, execução e escrita. Num RISC, existem as mesmas fases, só que executadas em paralelo. Uma fase não precisa esperar a outra terminar, para que ela se inicie. Esse procedimento não diminui o tempo de execução da tarefa, mas melhora o processamento global.
Essa técnica é denominada
I. O hardware processa mais de uma instrução de cada vez.
II. O hardware não espera o término de uma instrução para executar outra.
III. Num computador CISC típico, existem basicamente quatro fases para a execução: busca, decodificação, execução e escrita. Num RISC, existem as mesmas fases, só que executadas em paralelo. Uma fase não precisa esperar a outra terminar, para que ela se inicie. Esse procedimento não diminui o tempo de execução da tarefa, mas melhora o processamento global.
Essa técnica é denominada
- a) local bus.
- b) pipelined.
- c) digital logic.
- d) balance lined.
- e) array processor.
Pipeline é uma técnica de hardware que permite que a CPU realize a busca de uma ou mais instruções além da próxima a ser executada. Estas instruções são colocadas em uma fila de memória dentro do processador (CPU) onde aguardam o momento de serem executadas, só poderá começar quando a outra instrução acabar só assim da seqüência ao procedimento.
Em resumo, é o processo pelo qual uma instrução de processamento é subdivida em etapas, uma vez que cada uma destas etapas é executada por uma porção especializada da CPU, podendo colocar mais de uma instrução em execução simultânea. Isto traz um uso mais racional da capacidade computacional com ganho substancial de velocidade. Entre os problemas enfrentados estão a dependência de instruções anteriores e desvios que dificultam o processo, bem como a diferença de complexidade de instruções que fazem com que as mesmas possam levar um tempo variável para execução.
A técnica de pipeline é utilizada para acelerar a velocidade de operação da CPU, uma vez que a próxima instrução a ser executada está normalmente armazenada dentro da CPU e não precisa ser buscada da memória, normalmente muito mais lenta que a CPU.
Nenhum comentário:
Postar um comentário